| IP명 | A Fully Integrated Negative Group Delay Circuit in 65nm CMOS Process | ||
|---|---|---|---|
| Category | Analog | Application | RF circuit |
| 실설계면적 | 1.3㎛ X 1.1㎛ | 공급 전압 | 1.2V |
| IP유형 | Hard IP | 동작속도 | 2.4GHz |
| 검증단계 | Silicon | 참여공정 | SS65-1601 |
| IP개요 | 음의 군지연 속도는 특정한 조건을 만족하는 주파수에서 발생하는 초광속 효과이다. 일반적으로 음의 군지연 속도를 갖는 회로를 설계하기 위해서는 집중소자를 이용하거나 전송선로를 이용하여 설계한다. 또한, 음의 군지연 회로는 큰 삽입손실을 갖는 특징을 갖고있다. 본 설계에서는 RF Standard 65nm CMOS공정을 이용하여 2.4 GHz에서 음의 군지연 속도를 갖는 회로를 설계하였다. CMOS를 이용하여 설계함으로써 회로의 사이즈를 획기적으로 줄일 수 있었으며, 증폭기 구조를 이용함으로써 음의 군지연 회로의 단점인 큰 삽입손실을 일정한 이득으로 보상할 수 있었다. 회로의 구동 전압은 1.2 V이며, 24 mW의 전력을 소모한다. 시뮬레이션 결과로는 중심주파수에서 -1.5 nS의 군지연 속도를 가지며, 118.5 MHz의 음의 군지연 대역폭, 8.9 dB의 이득을 갖는다 |
||
|
- 레이아웃 사진 -
|
|||