| IP명 | NMOS-Transformer-PMOS 구조를 이용한 CMOS 전력증폭기 설계 | ||
|---|---|---|---|
| Category | Analog | Application | RF block |
| 실설계면적 | 3.8㎛ X 3.8㎛ | 공급 전압 | 3.3V |
| IP유형 | Hard IP | 동작속도 | 2.4 GHz |
| 검증단계 | Simulation | 참여공정 | MS180-1603 |
| IP개요 | 논문은 RF신호 송?수신 단에서 사용되는 전력 증폭기 설계에 관한 내용으로 트랜지스터의 신뢰성을 높이기 위해 사용했던 트랜지스터를 쌓는 방법이 아닌 새로운 구조로 설계하였다. 설계는 0.18μm CMOS 공정을 사용하였고 공급전압 3.3 V에서 동작하도록 설계하였다. 설계된 전력증폭기는 2.4 GHZ 동작주파수에서 32 dB의 Gain, 23.8 dBm의 P1dB 그리고 11.6%의 PAE 특성을 갖는다. |
||
|
- 레이아웃 사진 -
|
|||