| IP개요 |
외부 커패시터가 존재하지 않으면서 부하의 변화에 대하여 빠른 안정화 특성과 높은 전원 잡은 제거비를 갖는 LDO 레귤레이터를 설계하고자 한다. 설계하는 LDO는 내부적으로 바이어스 회로, error amplifier, over-shoot 및 under-shoot 제거기가 내장된다. 바이어스 회로는 BMR로 구성되며, error amplifier는 single stage로 설계된다. Over-shoot 및 under-shoot 제거기는 급격한 로드 변화에도 빠르게 안정화 하는 기능을 위한 것이며, 본 설계에서 추진하는 LDO (low drop-out) 레귤레이터의 핵심 블록이다. 이러한 LDO 회로를 개발하고 검증하는 것이 금번 MPW 진행의 주요 목표이다. 회로의 설계는 Magnachip/Hynix 0.18 μm generic 공정(1.8 / 3.3V)을 사용하여 진행하며, 최종적으로 제작되는 LDO의 load regulation 특성(ΔVOUT/ΔIOUT )의 목표치는 8 μV/mA 이다. |
