| IP명 | Design of Active Interposer including Buffers for Next Generation DRAM System | ||
|---|---|---|---|
| Category | Analog | Application | 연구 |
| 실설계면적 | 5㎛ X 4㎛ | 공급 전압 | 3.3V |
| IP유형 | 동작속도 | 4Hz | |
| 검증단계 | Silicon | 참여공정 | MS350-1601 |
| IP개요 | 본 MPW MS350-1601회를 매그나칩반도체/SK하이닉스 350 nm 를 통하여 차세대 DRAM 시스템 내 Active interposer상에 Chip-to-chip high-speed channel의 보다 넓은 Data bandwidth을 확보하기 위해서 Buffer를 설계를 목적으로 한다. | ||
|
- 레이아웃 사진 -
|
|||