보드 가이드 문서_V2.0.docx(10 MB)

IDEC 에서 칩 검증을 위하여 제작한 테스트 전용 보드이다.

Ver2.0 보드는 기존 보드와 비교했을때 부품의 종류와 로직의 추가는 없지만 아래와 같은 특징이 있다
- 보드의 기능은 전과 동일한데 소켓부분을 탈, 부착 가능하도록 개선하였음
- 파워별로 많은 헤더핀을 추가 구성하여, 칩에 전압을 인가하기 용이하도록 개선하였음

테스트 보드는 FPGA와 MPW 칩을 직접 연결하여 칩의 동작을 검증할 수 있다는 점이 기존 보드와 다른 점으로서,
칩 검증의 목적 이외에도 간단한 I/O 장치들을 사용하여 FPGA 검증 및 개발도 할 수 있다.

PC 로부터 칩 테스트를 위한 테스트 벡터를 받아 메모리에 저장한 뒤,
유저가 작성한 시나리오 대로 칩을 테스트 하는데
최종 결과는 UART 또는 USB 인터페이스를 통해 PC로 전달한다.

본 보드는 208핀 모두가 FPGA 와 연결되어 있다는 점과
테스트 시 최대한 많은 핀을 동시에 테스트 할 수 있다는 점이 특징이다.

본 문서 이외의 상세자료는 홈페이지 -> IDEC Library -> Digital IP 로 가면 받을 수 있다.