IDEC 에서는 MPW 설계자들에게 편의를 제공하기 위한 IP 들을 최근 홈페이지를 통해서 공개했다

IDEC IP 는 크게 2가지로 분류되는데,

Full custom 사용자들을 위한 "Analog Standard Cell IP" 와 디지털 설계자들을 위한 "FIFO 및 UART IP" 가 그것이다

먼저, Analog Standard Cell IP 에 대한 요약은 아래와 같다

일반적으로 Standard cell 은 Milkyway DB 형태로서, 팬텀셀로 제공되기 때문에

Mixed Design 및 Full custom 유저들은 Real layout cell 을 사용하지 못함에 따라서 최종 검증(PEX, LVS 및 시뮬레이션) 에 어려움이 있었다.

금번에 자체 제작한 Analog Standard Cell IP 는 Schematic 과 Layout Cell 이 포함된 Library 로서,

그간 불편했던 사항들을 해결할 수 있도록 MPW 유저들에게 참고 자료로서 제공된다

국내 foundry 공정을 타겟으로 만들어진 약 30종의 Cell IP 는 MPW 참여자들만을 대상으로 제공되며,

공정 PDK 와 연동을 하면 사용이 가능하다

다음으로, FIFO 및 UART IP 에 대한 요약은 아래와 같다

SoC 설계를 처음 하는 사람들에게는 몇가지 필요한 모듈들이 있는데,

외부에 있는 software 를 온칩 환경의 메모리에 적재해주는 모듈이 그 중에 한 가지가 될 것이다

금번에 IDEC 에서는 이와 관련하여 2가지 FIFO 를 배포하였다. 

외부 환경의 메모리와  내부 메모리를 연결하는 MEM FIFO와

PC 에 존재하는 SW 를 내부 메모리에 전송하는 UART 기반의 FIFO 가 그것이다.

모든 FIFO 는 Verilog 로 기술된 Soft IP 형태로서

FPGA 보드 및 MPW ASIC Flow 에서 동작이 검증 되었으며, 동작 속도는 25 MHz, 50MHz 이다.

금번 IP 제작 기간 중에는 UART FIFO 설계시 opencores 에서 배포하고 있는 IP 를 참고하였는데

이 또한 같이 게시하여 설계자들에게 도움이 되도록 하였다

IDEC 연구원들은

추후에도 IDEC IP 게시판을 통하여 설계자들에게 유용한 IP 들을 계속 배포할 계획이다