전체 EDA Tool MPW 교육 참여교수 서버/보안 기타 제목 작성자 작성일 조회 공지 EDA Tool 관련 질문은 전부 공개로 전환 하고자 합니다. 관리자 14.10.13 2905 6702 ┗[답변] ICC로 PnR 한 회로를, Virtuoso에서 Import 하여 LVS를 하려고 합니다. 선혜승 20.02.11 50 6701 NC_verilog설치 오류 관련해서 문의 드립니다. 김동연 20.02.11 26 6700 ┗[답변] NC_verilog설치 오류 관련해서 문의 드립니다. 조인신 20.02.11 10 6699 ┗[답변] NC_verilog설치 오류 관련해서 문의 드립니다. 김동연 20.02.11 7 6698 ┗[답변] NC_verilog설치 오류 관련해서 문의 드립니다. 조인신 20.02.12 14 6697 ┗[답변] NC_verilog설치 오류 관련해서 문의 드립니다. 김동연 20.02.12 6 6696 ┗[답변] NC_verilog설치 오류 관련해서 문의 드립니다. 조인신 20.02.12 11 6695 ┗[답변] NC_verilog설치 오류 관련해서 문의 드립니다. 조인신 20.02.12 15 6694 ┗[답변] NC_verilog설치 오류 관련해서 문의 드립니다. 김동연 20.02.14 4 6693 ┗[답변] NC_verilog설치 오류 관련해서 문의 드립니다. 조인신 20.02.17 14 6692 ┗[답변] NC_verilog설치 오류 관련해서 문의 드립니다. 김동연 20.02.24 8 6691 ┗[답변] NC_verilog설치 오류 관련해서 문의 드립니다. 조인신 20.02.24 7 6690 ┗[해결] NC_verilog설치 오류 관련해서 문의 드립니다. 김동연 20.02.24 52 6689 라이센스 문제로 인한 질문드립니다. 권상욱 20.02.11 14 6688 ┗[답변] 라이센스 문제로 인한 질문드립니다. 조인신 20.02.11 20 6687 sentaurus에 관련해서 문의드립니다. 우제욱 20.02.11 14 6686 ┗[답변] sentaurus에 관련해서 문의드립니다. 조인신 20.02.11 46 6685 [Design Compiler, Primetime] tool 간 timing report 차이 관련 문의 정의영 20.02.10 16 6684 ┗[답변] [Design Compiler, Primetime] tool 간 timing report 차이 관련 문의 선혜승 20.02.11 32 6683 Virtuoso 사용 관련 문의 이창석 20.02.10 17 1 ◀ 471 472 473 474 475 476 477 478 479 480 ▶ 813 통합 검색어
